• <thead id="cw2a7"><del id="cw2a7"></del></thead>
    <optgroup id="cw2a7"><del id="cw2a7"></del></optgroup>
    <thead id="cw2a7"><s id="cw2a7"></s></thead>
  • <object id="cw2a7"><option id="cw2a7"></option></object>

    應用

    技術

    物聯網世界 >> 物聯網新聞 >> 物聯網熱點新聞
    企業注冊個人注冊登錄

    IME突破四層3D堆疊技術, 未來芯片或許就像三明治

    2021-07-20 15:27 Expreview超能網
    關鍵詞:CPU芯片處理器

    導讀:該技術可能會用于未來的CPU和GPU上,或許真正的新一代3D芯片堆疊就在眼前。

    隨著半導體工藝技術的研發愈加困難,想突破更先進的工藝變得相當不容易。且不說英特爾在14nm工藝節點徘徊了很久,想進入10nm以下區域估計也要費不少周折,即便處于領先地位的臺積電(TSMC),近期也傳出3nm工藝延期的消息,至于臺積電身后的追隨者三星,似乎也不是特別順利。

    既然工藝技術提升受阻,或者要換個方式來提高未來芯片的性能了,也許3D堆疊技術是一種選擇。據TomsHardware報道,Institute of Microeletronics(IME)的研究人員剛剛實現了一項技術突破,實現了多達四個半導體層的堆疊。與傳統的二維制造技術相比,可以節省50%的成本,該技術可能會用于未來的CPU和GPU上,或許真正的新一代3D芯片堆疊就在眼前。

    相比此前臺積電和AMD的SRAM堆疊技術,IME的這項新技術更進一步。在AMD展示采用3D堆疊技術的Ryzen9 5900X處理器的原型設計里,基于臺積電無損芯片堆疊技術的產品只有兩層,第一層是Zen 3架構的CCX,第二層是96MB的SRAM緩存。IME的研究人員則展示了另外一種工藝,通過TSV(硅通孔技術)成功粘合了四個獨立的硅層,允許不同模具之間通信。

    這樣的技術帶來的好處是顯而易見的,可以允許芯片由不同工藝的組件在不同晶圓中制造,在近期英特爾的演講中可以感覺到,新芯片的設計上已經往這方面的思路發展了。這樣的堆疊當然也會帶來其他的問題,就如許多人所想的那樣,雖然芯片效率提高了,但要面對散熱問題,所以會看到許多奇特的、直接用在芯片上的散熱技術開始浮現。